مقدمه

روند شبیه سازی افزاره

روند شبیه سازی افزاره

باساخت اولین ترانزیستور درسال 1947 میلادی،صنعت الکترونیک وارد مرحله جدیدی گردید.این فناوری درکمتر از 50سال مرزهای میکرون رادرنوردید وباعرضه تراشه ریزپردازنده Pentium4 توسط شرکتIntel بادقت ابعادی درحد درهم میکرون،عملا عصر نانو الکتریک آغاز گردید.کاهش ابعاد ترانزیستورها ازچند جنبه بررسی است:

افزایش سرعت یکی ازمهم ترین مزایای کاهش ابعاد ترانزیستورها میباشد.افزایش سرعت مدارهای مجتمع قابلیت انجام محاسبات پیچیده تر درزمان های کمتر را بوجود می آورد.ویژگی دیگری که درساخت تراشه های مدار مجتمع موردتوجه است کاهش ولتاژ توان الکتریکی موردنیاز مدارهای مجتمع میباشد.امروزه کوچک بودن وقابل حمل بودن دربسیاری از سیستم های الکترونیکی موردتوجه است.تراشه های مدار مجتمع باسطح ولتاژ وجریان پایین کاربردهای وسیعی یافته اند.کاهش ابعاد ترانزیستورهای موجب افزایش بازدهی وکاهش قیمت تمام شده افزاره های نیمه هادی گردیده است.

روند کاهش ابعاد ترانزیستورها درابعاد نانو خود مشکلاتی راپدید آورده است.این مشکلات به آثار کانال کوتاه معروفند ومعمولا موجب ضعف عملکرد وافزایش توان تلفاتی دراین افزاره ها میگردند.دراین پروژه اصول وعملکرد یک ترانزیستور اثرمیدانی دوگیتی باسورس ودرین فلزی موردمطالعه وشبیه سازی قرار گرفته است.براساس نتایج بدست آمده به نظر میرسد این افزاره میتواند گزینه مناسبی برای کاربرد در ابعا نانو محسوب گردد.

فهرست مطالب

چکیده    1

مقدمه  2

فصل اول:کلیات

3-1-اتصال فلز-نیمه هادی

به طور کلی فلزات سه نقش مهم درمدارهای الکتریکی دارند:

الف)به عنوان خطوط ارتباطی،مسیری برای عبور سیگنال های الکتریکی به داخل یاخارج ازافزاره فراهم میکنند.

ب)به عنوان سدهای شاتکی،پیوندهای ایجا میکنند که توانایی یکسو سازی دارند.اتصال شاتکی دارای میدان الکتریکی درون ساخت است ودارای کاربردهای متنوعی است.

ج)به عنوان اتصالات اهمی به الکترونها حفره های اجازه میدهند تاپس از عبور ازمقاومت کوچکی وارد نیمه هادی شده یاازنیمه هادی خارج گردند.

1-1-مقدمه ای براصول وعملکرد ترانزیستور اثر میدانی     4

2-1-روشها کاهش آثار کانال کوتاه   7

1-2-1-کاهش ضخامت موثر اکسید گیت     7

2-2-1-تاثیر تراکم ناخالصی ناحیه کانال     8

3-2-1-کاهش عمق نواحی سورس ودرین      9

4-2-1-استفاده از ساختار سیلیکان برروی عایق  11

3-1-اتصال فلز-نیمه هادی 19

1-3-1-اتصال شاتکی   19

2-3-1-مفهوم تابع کار فلز   19

3-3-1-مفهوم تابع کار والکترون خواهی درنیمه هادی 20

4-3-1-تشکیل سد شاتکی 20

5-3-1-بایاس دیود شاتکی 22

6-3-1-سازوکارهای جریان درسد شاتکی 23

7-3-1-بررسی اثر کاهش ارتفاع سد شاتکی 26

8-3-1-اتصالات اهمی  27

9-3-1-مقایسه دیودهای pn وشاتکی 28

4-1-بکارگیری ترانزیستور اثر میدانی باسورس ودرین فلزی 29

فصل دوم:بررسی نتایج شبیه سازی ترانزیستورهای اثر میدانی برروی عایق دوگیتی وتک گیتی

مقدمه

دراین فصل دوساختار SOI MOSFET تک گیتی((SG-SOI-MOS ودوگیتی(DG-SOI-MOSFET) درابعا نانو رامورد شبیه سازی قرار داده ومشخصه های الکتریکی هردوافزاره رامورد مقایسه قرار میدهیم.مچنین معایب افزاره SOI MOSFET دوگیتی درابعا نانو مورد بررسی قرار گرفته وافزاره SOI MOSFET دوگیتی باسورس/درین فلزی به عنوان جایگزینی برای این افزاره درابعاد نانو معرفی میگردد.

1-2-مقایسه مشخصه های الکتریکی ترانزیستورهای SOIL MOSFET دوگیتی وتک گیتی درابعاد نانو 37

1-1-2-نسبت(lon /loff)ا   38

2-1-2-بررسی قابلیت حرکت   39

3-1-2-بررسی اثر کاهش ضخامت بدنه  41

فصل سوم:مطالعه ترانزیستور SOIL MOSFET دوگیتی بااستفاده از سدشاتکی به عنوان سورس ودرین

مقدمه

دراین فصل عملکرد یک ترانزیستور اثر میدانی سیلیکان برریو عایق دوگیتی باسورس ودرین فلزی (SOI MOSFET) موردبررس قرارگرفته است.دربخش اول،اصول عملکرد این ساختار رامورد مطالعه قرار میدهیم.ربخش دوم تاثیر پارامترهای ساخت برعملکرد این افزاره بررسی گردیده است.دربخش آخر نیز مشخصه های الکتریکی این ساختار باساختار متناظر ژرمانیومی برروی عایق باسورس و درین فلزی (SOI MOSFET) موردمقایسه قرارگرفته است.

مطالعه ترانزیستورهای SOL MOSFET  دو گیتی با اتصال شاتکی

مطالعه ترانزیستورهای SOL MOSFET دو گیتی با اتصال شاتکی

1-3-اصول عملکرد  44

1-1-3-تعیین سازوکار اصلی جریان درافرازه  46

2-1-3-بررسی مولفه های جریان نشتی  51

3-1-3-تاثیر تغییر ارتفاع سد شاتکی برولتاژ آستانه ساختار   53

2-3-بررسی تاثیر تغییر پارامترهای ساخت برعملکرد افزاره   54

1-2-3-اثر تغییر طول گیت   54

2-2-3-اثر کاهش ضخامت بدنه 54

3-2-3-تاثیر ناهمپوشانی سورس ودرین باگیت     56

3-3-مقایسه مشخصه های الکتریکی ترانزیستورهای MOSFET دوگیتی سیلیکانی وژرمانیومی باسد شاتکی به عنوان سورس/درین   59

1-3-3-مقایسه جریان GIDL دردوساختار(SB-DG-SOI-MOS) و(SB-DG-DOIL-MOS)ا    59

2-3-3-مقایسه مشخصه های الکتریکی ساختارهای سیلیکانی وژرمانیومی  60

3-3-3-بررسی مشخصه های AC دردوساختار سیلیکانی وژرمانیومی  63

فصل چهارم:مقایسه مشخصه های الکتریکی افزاره دوگیتی باسورس/درین فلزی وسورس/درین آلاییده شده

مقدمه

دراین فصل مشخصه های الکتریکی یک ترانزیستور SOI MOSFET دوگیتی باسورس/درین فلزی (NMOS) باساختار متناظر باسورس/درین آلاییده شده موردمقایسه قرارگرفته است.دربخش دوم مشخصه هایی نظیر ولتاژ آستانه،نسبت Ion/Ioff،هدایت انتقالی وجریان نشتی درین القا شده ازگیت درهر دوساختار موردبررس قرار گرفته است.دربخش سوم اثر تغییرطول گیت وکاهش ضخامت بدنه در ساختار باسورس/درین فلزی متقارن ونامتقارن ومقایسه آن باساختارمتناظر باسورس/درین آلاییده شده مورد مقایسه قرارگرفته است.

1-4-مقایسه مشخصه های الکتریکی دوساختار SOIL MOSFET دوگیتی باسورس/درین فلزی وسورس/درین آلاینده شده      68

1-1-4-ولتاژ آستانه ونسبت (lon /loff)ا    68

2-1-4-هدایت انتقالی(gm)ا      69

3-1-4-جریان نشتی درین القا شده ازگیت(GIDL)ا    70

2-4-بررسی تاثیر پارامترهای ساخت برعملکرد ساختار دوگیتی باسورس/درین فلزی وسورس/درین آلاییده شده 71

1-2-4-بررسی اثر تغییرطول گیت درساخمتار باسورس/درین فلزی متقارن وسورس/درین آلاینده شده   71

2-2-4-بررسی اثر کاهش ضخامت بدنه برعملکرد ساختار باسورس/درین فلزی متقارن وسورس/درین آلاینده شده   72

3-2-4-بررسی اثر تغییرطول گیت درساختار باسورس/درین فلزی نامتقارن وسورس/درین آلاییده شده 74

4-2-4-بررسی اثر کاهش ضخامت بدنه برعملکرد ساختار باسورس/درین فلزی نامتقارن وسورس/درین آلاییده شده 75

فصل پنجم:نتیجه گیری وپیشنهادات

پیشنهادات

تکنولوژی MOSFET باسورس/درین فلزی به دلیل مزایایی که برای افزاره MOSFET درابعاد نانو دارد،درحال پیشرفت توسعه است.درادامه پیشنهاداتی برای ادامه این پژوهش ارائهخ میگردد:

درفصل های 4و3 برلزوم کاهش ارتفاع سد شاتکی تاکید گردید.تلاش ها زیادی برای کاهش ارتفاع سدشاتکی برای الکترون های صورت گرفته است(نظیر نیکل سیلساید).لیکن هنوز ماده جایگزینی به جای پلاتینیوم سیلساید جهت کاهش ارتفاع سد شاتکی برای حفره ها پیشنهاد نگردیده است.تحقیق به منظور کاهش GIDL ودرنتیجه کاهش جریان نشتی وبهبود عملکرد افزاره دوگیتی باسورس/درین فلزی درحالت  PMOS موثراست.

پس از بررسی نحوه عملکرد این افزاره،طراحی مدارهای CMOS مبتنی برافزاره دوگیتی با سورس/درین فلزی ومقایسه آن باافزاره متناظر باسورس/درین آلاییده شده،میتواند به کاربردی نمودن این افزاره کمک کند.

افزاره نامتجانس به دلیل دارابودن آلایش ژرمانیوم،موجب بهبود قابلیت حرکت میگردد.استفاده از کانال SiGe  باسورس ودرین فلزی مزایای هردوافزاره رادارد ومیتواند موضوع مطالعات آتی قرار  گیرد.

1-5-نتیجه گیری 78

2-5-پیشنهادات   81

3-5-پیوست  82

مراجع  90

فهرست جداول

جدول5-1 قابلیت نرم افزارDESSISا       6

فهرست شکلها

1-1-ساختار یک ترانزیستور اثرمیدانی(MOSFET)ا    4

1-2-موازنه باردریک افزارهNMOSا  6

1-3-بررسی اثرDIBL درافزاره های کانال بلند وکانال کوتاه به ازای افزایش ولتاژ درین    7

1-4-ساختارMOSFET پیشرفته بانواحی درین با آلایش کم وکاشت هاله ا 9

1-5-مقاومت های مختلف یک افزارهNMOSا   10

1-6-ساختار ترانزیستور MOSFET باسورس ودرین مرتفع شده 11

1-7-الف)ساختار ترانزیستورPD SOI MOSFETا       13

1-7-ب)ساختار ترانزیستورFD SOI MOSFETا         13

1-8-شماتیک یک افزارهSOI MOSFETدوگیتی 14

1-9-بایاس ترانزیستور(DG-SOI-MOSFET)ا        15

1-10-مولفه های جریان نشتی درافزاره(DG-SOI-MOSFET)ا      15

1-11-ناحیه تخلیه شده درفصل مشترک درین/کانال به ازای VGD<0 پایین  16

1-12-ناحیه تخلیه شده درنزدیکی فصل مشترک درین/کانال به ازای افزایش VGD درجهت منفی-در این حالت ناحیهn+ درین ممکن است تخلیه ویاحتی واروه گردد  16

1-13-منحنیlogID-VGS برای ساختار MOSFET هنگامی که GIDL رخ میدهد  17

1-14-میدان الکتریکی درافزاره الف)MOSFET توده ای ب)SOI MOSFET تک گیتی و ج) SOI MOSFET دوگیتی  17

1-15-اثر کاهش ضخامت بدنه برروی جریان نشتی  18

1-16-اتصال فلز-نیمه هادی 19

1-17-ترازهای انرژی مهم درفلز ودرنیمه هادی نسبت به تراز خلاء       20

1-18-پتانسیل پیوند اتصال  فلز-نیمه هادی نوعn  که منجر به ایجاد سد شاتکی میگردد  21

1-19-پتانسیل اتصال دراتصال شاتکی فلز ونیمه هادی نوعpا    22

1-20-الف)منحنی نواری انرژی دیود شاتکی دربایاس معکوس 23

1-20-ب)منحنی نوار انرژی دیود شاتکی دربایاس مستقیم   23

1-21-تونل زنی حامل ها ازسدشاتکی 25

1-22-بررسی مکانیزم تونل زنی برای یک موج سینوسی  26

1-23-به لحاظ اثر بار القایی،ارتفاع سد پتانسیل درپیوند شاتکی کاهش می یابد.هرالکترون به فاصلهX در بالای فلز،یک بار تصویری القایی میبیند    26

1-24-مشخصه جریان-ولتاژ یک اتصال اهمی واتصال شاتکی 27

1-25-الف)نوار انرژی برای اتصال اهمی بین فلز ونیمه هادی نوعnا        28

1-26-ب)نوار انرژی برای اتصال اهمی بین فلز ونیمه هادی نوعpا   28

1-27-منحنی شیب زیر آستانه ونسبت تغییرولتاژ آستانه به ولتاژ درین برحسب ضخامت بدنه    32

1-28-الف)مراحل ساختSFET نامتقارن  33

1-28-ب)مراحل ساخت افزارهSFET معمولی     33

1-29-الف)منحنیlogID-VGS برای SFET نامتقارن   33

1-29-ب)منحنی logID-VGS برای SFET معمولی       33

2-1-ساختار افزاره(SG-SOI-MOs)بکارگرفته شده درشبیه سازی  37

2-2- ساختار افزاره(DG-SOI-MOs)بکارگرفته شده درشبیه سازی     38

2-3-منحنی logID-VGS برای ساختار(SG-SOI-MOs) به ازای کاهش طول گیت 38

2-4- منحنی logID-VGS برای ساختار(SG-SOI-MOs) به ازای کاهش طول گیت       39

2-5-اثرDIBL برای دو افزاره (SG-SOI-MOs)و(DG-SOI-MOs)برحسب طول گیت  39

2-6-میدان الکتریکی عمودی درجهت عمق کنال برای دوافزاره(SG-SOI-MOs)و(DG-SOI-MOs)ا     40

2-7-قابلیت حرکت الکترون ها درجهت عمق کانال دردوافزاره(SG-SOI-MOs)و(DG-SOI-MOs)ا        41

2-8- منحنی logID-VGS برای ساختار(SG-SOI-MOs) به ازای تغییرضخامت بدنه   42

2-9- منحنی logID-VGS برای ساختار(DG-SOI-MOs) به ازای تغییرضخامت بدنه 42

3-1-ترانزیستور SOI MOSFET دوگیتی باسورس ودرین فلزی  44

3-2-منحنی نوارهدایت ساختار( SB- DG-SOI-MOs ) به ازای ولتاژهای گیت ودرین مختلف درطول کانال  45

3-3- logID-VGS بدون درنظرگرفتن اثر تون زنی به ازای ارتفاع سدشاتکی مختلف 47

3-4- logID-VGS با درنظرگرفتن اثر تونل زنی به ازای ارتفاع سدشاتکی مختلف  47

3-5- logID-VGS به ازای VGS مختلف و SBH=280me7 بادرنظرگرفتن اثرتونل زنی حامل ها  48

3-6-منحنی  ID-VGS به ازای -VGS مختلف و SBH=280meVبدون درنظرگرفتن اثرت ونل زنی حامل ها 49

3-7- نسبت ( lon /loff) برحسبSBH دردوحالت 1-لحاظ نمودن اثرتونل زنی2-بدون درنظرگرفتن اثر تونل زنی حامل ها به ازایIoff=10nAا     49

3-8-منحنی نوار هدایت درنزدیکی فصل مشترک ونیز به فاصله 5nm ازفصل مشترک درجهت عمق در حالت روشن 50

3-9-منحنی   logID-VGS به ازای افزایش ولتاژ درین SBH=280meVا      52

3-10-نوار انرژی افزاره(SB- DG-SOI-MOs)درحالت خاموش    53

3-11-منحنی ولتاژ آستانه برحسب ارتفاع سد شاتکی 54

3-12-منحنی logID-VGS به ازای افزایش طول گیت،SBH=280meVا       55

3-13-منحنی logID-VGS به ازای تغییر ضخامت ناحیه فعالVD=0/6Vا   56

3-14-نمودار نوارهدایت افزاره(SB- DG-SOI-MOs)درطول کانال درحالت روشن به ازای تغییرضخامت بدنه  56

3-15-منحنی logID-VGSبرحسب VD=0/67ا       57

3-16-منحنیIonبرحسب(VG=0/87, VD=0/67)ا   57

3-17-منحنیgm برحسب(VG=0/87, VD=0/67)ا        58

3-18-منحنیIoff برحسب VD=0/67ا    58

3-19-منحنی(lon /loff)برحسبLunا       59

3-20-نمودار نوار هدایت درطول کانال برای ساختار سیلیکانی وژرمانیومی درحالت خاموش 60

3-21-منحنی _logID-VGS_براس ساختار سیلیکانی برحسب ارتفاع سدشاتکی 60

3-22-منحنی _logID-VGSبرای ساختار ژرمانیومی برحسب ارتفاع سدشاتکی 61

3-23-جریان حالت روشن دردوساختار سلیکانی وژرمانیومی به ازای تغییر ارتفاع سدشاتکی به ازای(VG= 0/6V, VD=0/55V)ا  62

sg-soi-mos

sg-soi-mos

3-24-منحنی ولتاژ آستانه برحسب ارتفاع سدشاتکی برای دوساختار سیلیکانی وژرمانیومی 63

3-25-هدایت انتقالی برای دوساختار سیلیکنی وژرمانیومی برحسب ارتفاع سدشاتکی 64

3-26-نمودارفرکانس قطع ساخمتار سیلیکانی/ژرمانیومی برحسب ارتفاع سدشاتکی 64

4-1-ساختار ترانزیستور SOI MOSFETدوگیتی باسورس/درین فلزی   67

4-2-ساختار ترانزیستور SOI MOSFETدوگیتی باسوس/درین آلاییده شده 67

4-3-منحنی _logID-VGS برای دوساختار دوگیتی باسورس/درین فلزی وسورس/درین آلاییده شده VD=0/6Vا      68

4-4-منحنی lon درهردوساختار دوگیتی باسورس/درین فلزی وسورس/درین آلاییده شده در lof=10nAابرحسب ارتفاع سدشاتکی 69

4-5-gm دردوساختار باسورس/درین فلزی وسورس/درین آلاییده شده برحسبVGS به ازای ارتفاع سدشاتکی مختلف      70

4-6-منحنی logID-VGS جهت بررسی GIDL دردوساختار دویگی باسورس/درین فلزی وسورس/درین آلاییده شده    71

4-7-نسبت _Ion/loff_ برحسب  LG  برای ساختار دوگیتی باسورس درین فلزی وسورس/درین آلاییده شده 72

4-8-تاثیر کاهش ضخامت بدنه برروی نوار هدایت درناحیه کانال درحالت خاموش به ازای VD=0/6Vا 73

4-9-نسبت _Ion/loff_  برحسب  LG  برای ساختار دوگیتی باسورس درین فلزی وسورس/درین آلاییده شده به ازای Tsi=5nmا   74

4-10- نسبت _Ion/loff_  برحسب  LG  برای ساختار دوگیتی باسورس درین فلزی وسورس/درین آلاییده شده به ازای Tsi=10nmا   75

4-11- نسبت _Ion/loff_ برای ساختار دوگیتی باسورس درین فلزی وسورس/درین آلاییده شده به ازای Tsi=5nmا   76

 



 مقطع کارشناسی ارشد

بلافاصاله بعد از پرداخت به ایمیلی که در مرحله بعد وارد میکنید ارسال میشود.


فایل pdf غیر قابل ویرایش

قیمت25000تومان

قیمت45000تومان